• <noscript id="uuuu8"><pre id="uuuu8"></pre></noscript><nav id="uuuu8"></nav>
    <sup id="uuuu8"></sup>
  • <nav id="uuuu8"></nav>
    
  • <noscript id="uuuu8"><dd id="uuuu8"></dd></noscript>
  • <sup id="uuuu8"></sup>
  • <small id="uuuu8"></small>
    <tfoot id="uuuu8"><dd id="uuuu8"></dd></tfoot>

    一区无码在线观看视频,AV激情四射国产在线,AV无码天堂久久,亚洲福利午夜福利无码,久久九九有精品欧美,日韩精品在线盗摄

    歡迎來到長沙市深正電子科技有限公司的官方網(wǎng)站! TEL:0731-8820 4548

    新聞動(dòng)態(tài)

    當(dāng)前位置:主頁 > 新聞動(dòng)態(tài) >

    PCB設(shè)計(jì)要點(diǎn)-DDR3布局布線技巧及注意事項(xiàng)

    文章發(fā)布于:2016-12-08 作者:admin 瀏覽次數(shù):

    前面高速先生團(tuán)隊(duì)已經(jīng)講解過眾多的DDR3理論和仿真知識(shí),下面就開始談?wù)勎覀僉ATOUT攻城獅對(duì)DDR3設(shè)計(jì)那些事情了,那么布局自然是首當(dāng)其沖了。

    對(duì)于DDR3的布局我們首先需要確認(rèn)芯片是否支持FLY-BY走線拓?fù)浣Y(jié)構(gòu),來確定我們是使用T拓?fù)浣Y(jié)構(gòu)還是FLY-BY拓?fù)浣Y(jié)構(gòu).。

    常規(guī)我們DDR3的布局滿足以下基本設(shè)計(jì)要求即可:  

    1.考慮BGA可維修性:BGA周邊器件5MM禁布,最小3MM。                                            
    2.DFM 可靠性:按照相關(guān)的工藝要求,布局時(shí)器件與器件間滿足DFM的間距要求;且考慮元件擺放的美觀性。
    3.絕對(duì)等長是否滿足要求,相對(duì)長度是否容易實(shí)現(xiàn):布局時(shí)需要確認(rèn)長度限制,及時(shí)序要求,留有足夠的繞等長空間。
    4.濾波電容、上拉電阻的位置等:濾波電容靠近各個(gè)PIN放置,儲(chǔ)能電容均勻放置在芯片周邊(在電源平面路徑上);上拉電阻按要求放置(布線長度小于500mil)。                               
    注意:如有提供DEMO板或是芯片手冊(cè),請(qǐng)按照DEMO板或是芯片手冊(cè)的要求來做。
     
    1.濾波電容的布局要求 

               
    電源設(shè)計(jì)是PCB設(shè)計(jì)的核心部分,電源是否穩(wěn)定,紋波是否達(dá)到要求,都關(guān)系到CPU系統(tǒng)是否能正常工作。濾波電容的布局是電源的重要部分,遵循以下原則: 

    CPU端和DDR3顆粒端,每個(gè)引腳對(duì)應(yīng)一個(gè)濾波電容,濾波電容盡可能靠近引腳放置。
    線短而粗,回路盡量短;CPU和顆粒周邊均勻擺放一些儲(chǔ)能電容,DDR3顆粒每片至少有一個(gè)儲(chǔ)能電容。 

     圖1:VDD電容的布局(DDR顆粒單面放)
     
    如圖2所示:VDD電容的布局(DDR顆粒正反貼)

    DDR 正反貼的情況,電容離BGA 1MM,就近打孔;如可以跟PIN就近連接就連接在一起。

    2.VREF電路布局    

    在DDR3中,VREF分成兩部分:  
                                                                         
    一個(gè)是為命令與地址信號(hào)服務(wù)的VREFCA;另一個(gè)是為數(shù)據(jù)總線服務(wù)的VREFDQ。                                        
    在布局時(shí),VREFCA、VREFDQ的濾波電容及分壓電阻要分別靠近芯片的電源引腳,如圖3所示。                                                                                                                

                                      
    圖3:VREF電路布局 

     


    3.匹配電阻的布局


    為了提高信號(hào)質(zhì)量,地址、控制信號(hào)一般要求在源端或終端增加匹配電阻;數(shù)據(jù)可以通過調(diào)節(jié)ODT 來實(shí)現(xiàn),所以一般建議不用加電阻。

    布局時(shí)要注意電阻的擺放,到電阻端的走線長度對(duì)信號(hào)質(zhì)量有影響。

    布局原則如下:

    對(duì)于源端匹配電阻靠近CPU(驅(qū)動(dòng))放,而對(duì)于并聯(lián)端接則靠近負(fù)載端(FLy-BY靠近最后一個(gè)DDR3顆粒的位置放置而T拓?fù)浣Y(jié)構(gòu)是靠近最大T點(diǎn)放置)

    下圖是源端匹配電阻布局示意圖; 

     
    圖4:源端匹配電阻
     
    圖4:并聯(lián)端接 

    而對(duì)于終端VTT上拉電阻要放置在相應(yīng)網(wǎng)絡(luò)的末端,即靠近最后一個(gè)DDR3顆粒的位置放置(T拓?fù)浣Y(jié)構(gòu)是靠近最大T點(diǎn)放置);注意VTT上拉電阻到DDR3顆粒的走線越短越好;走線長度小于500mil;每個(gè)VTT上拉電阻對(duì)應(yīng)放置一個(gè)VTT的濾波電容(最多兩個(gè)電阻共用一個(gè)電容);VTT電源一般直接在元件面同層鋪銅來完成連接,所以放置濾波電容時(shí)需要兼顧兩方面,一方面要保證有一定的電源通道,另一方面濾波電容不能離上拉電阻太遠(yuǎn),以免影響濾波效果。 

     
    圖5:VTT濾波電容

    DDR3的布局基本沒有什么難點(diǎn),只是要注意諸多細(xì)節(jié)之處,相信大家都已經(jīng)學(xué)會(huì)。

    上一篇:案例分享之DDR拓?fù)浣Y(jié)構(gòu)的選擇 下一篇:電子元器件行業(yè)深度報(bào)告:透過鏡頭看世界,光學(xué)鏡頭演變分析

    公司地址:長沙市高新區(qū)金榮同心工業(yè)園A5棟

    電話:0731-88104666     0731-88204548

    手機(jī):139-7494-7968 劉先生


    長沙深正電子科技 版權(quán)所有: © 湘ICP備15013939號(hào)-1

    在線預(yù)約

    我們將在一個(gè)工作日內(nèi)回復(fù)

    >在線客服
    QQ咨詢
    熱線電話

    0731-88104666

    劉先生

    微信公眾賬號(hào)
    一区无码在线观看视频
  • <noscript id="uuuu8"><pre id="uuuu8"></pre></noscript><nav id="uuuu8"></nav>
    <sup id="uuuu8"></sup>
  • <nav id="uuuu8"></nav>
    
  • <noscript id="uuuu8"><dd id="uuuu8"></dd></noscript>
  • <sup id="uuuu8"></sup>
  • <small id="uuuu8"></small>
    <tfoot id="uuuu8"><dd id="uuuu8"></dd></tfoot>